【PMON 研究】【07】start.S 中的函数讲解

lophyxp

心映真的空间
苦心励志 技术强国
让我们面对现实 让我们忠于理想
欢迎来到唐刚的首页

start.S 中的函数讲解
龙芯相关 » PMON 研究 » start.S 中的函数讲解

本文讲解那些在 "start.S 文件详解" 一文中没有讲到的各函数的内容，放在一边讲是为了方便读者与"start.S 文件详解" 一文比对着看，那篇文章实在太长了。
CPU_TLBClear

1. 
   
2. /*
   
3. *  Clear the TLB. Normally called from start.S.
   
4. */
   
5. #if __mips64
   
6. #define MTC0 dmtc0
   
7. #else
   
8. #define MTC0 mtc0
   
9. #endif
   
10. LEAF(CPU_TLBClear)
    
11.     li    a3, 0            # First TLB index.
    
12. 
    
13.     li    a2, PG_SIZE_4K        // here it is 0x00000000
    
14.     MTC0   a2, COP_0_TLB_PG_MASK   // Pagemask's bits 24~13 are 0, then it represents 4K page
    
15. 
    
16. 1:
    
17.     MTC0   zero, COP_0_TLB_HI    # Clear entry high.
    
18.     MTC0   zero, COP_0_TLB_LO0    # Clear entry low0.
    
19.     MTC0   zero, COP_0_TLB_LO1    # Clear entry low1.
    
20. 
    
21.     mtc0    a3, COP_0_TLB_INDEX    # Set the index.
    
22.     addiu    a3, 1
    
23.     li    a2, 64
    
24.     nop
    
25.     nop
    
26.     tlbwi                # Write the TLB at index
    
27. 
    
28.     bne    a3, a2, 1b        // do a repeat body, clear all TLB entries, that means it will execute 64 times
    
29.     nop
    
30. 
    
31.     jr    ra
    
32.     nop
    
33. END(CPU_TLBClear)
    

复制代码

CPU_TLBInit

1. 
   
2. /*
   
3. *  Set up the TLB. Normally called from start.S.
   
4. *    All operation is due to the structure of EntryHi, EntryLo0, EntryLo1, so understand them first
   
5. */
   
6. LEAF(CPU_TLBInit)
   
7.     li    a3, 0            # First TLB index.
   
8. 
   
9.     li    a2, PG_SIZE_16M                // here it is 0x01ffe000, its bits of 24~13 are all 1
   
10.     MTC0   a2, COP_0_TLB_PG_MASK   # All pages are 16Mb.
    
11. 
    
12. 1:
    
13.     and    a2, a0, PG_SVPN                // PG_SVPN is 0xfffff000, a0's initial value is 0xc0000000
    
14.     MTC0   a2, COP_0_TLB_HI            // Set up entry high
    
15. 
    
16.     move    a2, a0
    
17.     srl    a2, a0, PG_SHIFT            // PG_SHIFT is 6. shift 6 bits right on a0
    
18.     and    a2, a2, PG_FRAME            // PG_FRAME is 0x3fffffc0, the most two bits are 0, because we only need 1G memory mapping
    
19.     ori    a2, PG_IOPAGE                // PG_IOPAGE is 0x00000017
    
20.     MTC0   a2, COP_0_TLB_LO0    # Set up entry low0.
    
21.     addu    a2, (0x01000000 >> PG_SHIFT) // 0x00020000, 128K interval???
    
22.     MTC0   a2, COP_0_TLB_LO1    # Set up entry low1.
    
23. 
    
24.     mtc0    a3, COP_0_TLB_INDEX    # Set the index.
    
25.     addiu    a3, 1
    
26.     li    a2, 0x02000000        // 32M
    
27.     subu    a1, a2                // a1's initial value is 0x40000000, that is 1G memory
    
28.     nop
    
29.     tlbwi                # Write the TLB
    
30. 
    
31.     bgtz    a1, 1b        // if a1>0 then goto 1b, totally it will execute 32 times
    
32.     addu    a0, a2        // Step address 32Mb.
    
33.                         // the first entry is EntryHi: 0xc0000000, EntryLo0: 0x03000017, EntryLo1: 0x03020017, maybe bug?
    
34. 
    
35.     jr    ra
    
36.     nop
    
37. END(CPU_TLBInit)
    

复制代码

stringserial

1. 
   
2. LEAF(stringserial)
   
3.     move    a2, ra
   
4.     addu    a1, a0, s0    // a0 is the address of a string
   
5.     lbu    a0, 0(a1)        // load one byte by one byte
   
6. 1:
   
7.     beqz    a0, 2f        // meet the char '\0', then go back
   
8.     nop
   
9.     bal    tgt_putchar
   
10.     addiu    a1, 1        // a1 is the pointer to one char in the string
    
11.     b    1b
    
12.     lbu    a0, 0(a1)
    
13. 
    
14. 2:
    
15.     j    a2
    
16.     nop
    
17. END(stringserial)
    

复制代码

outstring

1. 
   
2. LEAF(outstring)
   
3.     move    a2, ra
   
4.     move    a1, a0
   
5.     lbu    a0, 0(a1)
   
6. 1:
   
7.     beqz    a0, 2f
   
8.     nop
   
9.     bal    tgt_putchar
   
10.     addiu    a1, 1
    
11.     b    1b
    
12.     lbu    a0, 0(a1)
    
13. 
    
14. 2:
    
15.     j    a2
    
16.     nop
    
17. END(outstring)
    

复制代码

hexserial

1. 
   
2. LEAF(hexserial)
   
3.     move    a2, ra
   
4.     move    a1, a0
   
5.     li    a3, 7
   
6. 1:
   
7.     rol    a0, a1, 4
   
8.     move    a1, a0
   
9.     and    a0, 0xf
   
10.     la    v0, hexchar
    
11.     addu    v0, s0
    
12.     addu    v0, a0
    
13.     bal    tgt_putchar
    
14.     lbu    a0, 0(v0)
    
15. 
    
16.     bnez    a3, 1b
    
17.     addu    a3, -1
    
18. 
    
19.     j    a2
    
20.     nop
    
21. END(hexserial)
    

复制代码

tgt_putchar

1. 
   
2. LEAF(tgt_putchar)
   
3.     la    v0, COM1_BASE_ADDR            // here it is 0xbfd003f8
   
4. 1:
   
5.     lbu    v1, NSREG(NS16550_LSR)(v0)
   
6.     and    v1, LSR_TXRDY
   
7.     beqz    v1, 1b
   
8.     nop
   
9. 
   
10.     sb    a0, NSREG(NS16550_DATA)(v0)        // store byte, store the char wanted to print to the virtual address byte, then the serial device can process it correctly
    
11. 
    
12. #ifdef HAVE_NB_SERIAL
    
13.     move    v1, v0
    
14.     la    v0, COM3_BASE_ADDR
    
15.     bne    v0, v1, 1b
    
16.     nop
    
17. #endif
    
18. 
    
19.     j    ra
    
20.     nop   
    
21. END(tgt_putchar)
    

复制代码

initserial

1. 
   
2. LEAF(initserial)
   
3. #ifdef HAVE_NB_SERIAL
   
4.     la    v0, COM3_BASE_ADDR
   
5. 1:
   
6.     li    v1, FIFO_ENABLE|FIFO_RCV_RST|FIFO_XMT_RST|FIFO_TRIGGER_4
   
7.     sb    v1, NSREG(NS16550_FIFO)(v0)
   
8.     li    v1, CFCR_DLAB
   
9.     sb    v1, NSREG(NS16550_CFCR)(v0)
   
10.      li    v1, NS16550HZ/(16*CONS_BAUD)
    
11.     sb    v1, NSREG(NS16550_DATA)(v0)
    
12.     srl    v1, 8
    
13.     sb    v1, NSREG(NS16550_IER)(v0)
    
14.     li    v1, CFCR_8BITS
    
15.     sb    v1, NSREG(NS16550_CFCR)(v0)
    
16.     li    v1, MCR_DTR|MCR_RTS
    
17.     sb    v1, NSREG(NS16550_MCR)(v0)
    
18.     li    v1, 0x0
    
19.     sb    v1, NSREG(NS16550_IER)(v0)
    
20. #endif
    
21.     la    v0, COM1_BASE_ADDR
    
22. 1:
    
23.     li    v1, FIFO_ENABLE|FIFO_RCV_RST|FIFO_XMT_RST|FIFO_TRIGGER_4
    
24.     sb    v1, NSREG(NS16550_FIFO)(v0)
    
25.     li    v1, CFCR_DLAB
    
26.     sb    v1, NSREG(NS16550_CFCR)(v0)
    
27.      li    v1, NS16550HZ/2/(16*CONS_BAUD)
    
28.     sb    v1, NSREG(NS16550_DATA)(v0)
    
29.     srl    v1, 8
    
30.     sb    v1, NSREG(NS16550_IER)(v0)
    
31.     li    v1, CFCR_8BITS
    
32.     sb    v1, NSREG(NS16550_CFCR)(v0)
    
33.     li    v1, MCR_DTR|MCR_RTS
    
34.     sb    v1, NSREG(NS16550_MCR)(v0)
    
35.     li    v1, 0x0
    
36.     sb    v1, NSREG(NS16550_IER)(v0)
    
37.     nop
    
38. 
    
39.     j    ra
    
40.     nop
    
41. END(initserial)
    
42. [/coe]
    
43. [b]godson2_cache_init[/b]
    
44. [code]
    
45. LEAF(godson2_cache_init)
    
46. ####part 2####
    
47. cache_detect_2way:
    
48.     mfc0    t4, CP0_CONFIG
    
49.     andi    t5, t4, 0x0e00
    
50.     srl    t5, t5, 9
    
51.     andi    t6, t4, 0x01c0
    
52.     srl    t6, t6, 6
    
53.     addiu    t6, t6, 11
    
54.     addiu    t5, t5, 11
    
55.     addiu    t4, $0, 1
    
56.     sllv    t6, t4, t6
    
57.     srl    t6,1
    
58.     sllv    t5, t4, t5
    
59.     srl    t5,1
    
60.     addiu    t7, $0, 2
    
61. ####part 3####
    
62.     lui    a0, 0x8000
    
63.     addu    a1, $0, t5
    
64.     addu    a2, $0, t6
    
65. cache_init_d2way:
    
66. #a0=0x80000000, a1=icache_size, a2=dcache_size
    
67. #a3, v0 and v1 used as local registers
    
68.     mtc0    $0, CP0_TAGHI
    
69.     addu    v0, $0, a0
    
70.     addu    v1, a0, a2
    
71. 1:    slt    a3, v0, v1
    
72.     beq    a3, $0, 1f
    
73.     nop
    
74.     mtc0    $0, CP0_TAGLO
    
75.     cache    Index_Store_Tag_D, 0x0(v0)
    
76.     mtc0    $0, CP0_TAGLO
    
77.     cache    Index_Store_Tag_D, 0x1(v0)
    
78.     mtc0    $0, CP0_TAGLO
    
79.     cache   Index_Store_Tag_D, 0x2(v0)
    
80.     mtc0    $0, CP0_TAGLO
    
81.     cache   Index_Store_Tag_D, 0x3(v0)
    
82.     beq    $0, $0, 1b
    
83.     addiu    v0, v0, 0x20
    
84. 
    
85. #if 1
    
86. 1:
    
87. cache_init_l24way:
    
88.         mtc0    $0, CP0_TAGHI
    
89.         addu    v0, $0, a0
    
90.         addu    v1, a0, 128*1024
    
91. 1:      slt     a3, v0, v1
    
92.         beq     a3, $0, 1f
    
93.         nop
    
94.         mtc0    $0, CP0_TAGLO
    
95.         cache   Index_Store_Tag_S, 0x0(v0)
    
96.         mtc0    $0, CP0_TAGLO
    
97.         cache   Index_Store_Tag_S, 0x1(v0)
    
98.         mtc0    $0, CP0_TAGLO
    
99.         cache   Index_Store_Tag_S, 0x2(v0)
    
100.         mtc0    $0, CP0_TAGLO
     
101.         cache   Index_Store_Tag_S, 0x3(v0)
     
102.         beq     $0, $0, 1b
     
103.         addiu   v0, v0, 0x20
     
104. 
     
105. 1:
     
106. cache_flush_4way:
     
107.     addu    v0, $0, a0
     
108.     addu    v1, a0, 128*1024
     
109. 1:    slt    a3, v0, v1
     
110.     beq    a3, $0, 1f
     
111.     nop
     
112.     cache    Index_Writeback_Inv_S, 0x0(v0)
     
113.     cache    Index_Writeback_Inv_S, 0x1(v0)
     
114.     cache    Index_Writeback_Inv_S, 0x2(v0)
     
115.     cache    Index_Writeback_Inv_S, 0x3(v0)
     
116.     beq    $0, $0, 1b
     
117.     addiu    v0, v0, 0x20
     
118. # endif
     
119. 
     
120. 1:
     
121. cache_flush_i2way:
     
122.     addu    v0, $0, a0
     
123.     addu    v1, a0, a1
     
124. 1:    slt    a3, v0, v1
     
125.     beq    a3, $0, 1f
     
126.     nop
     
127.     cache    Index_Invalidate_I, 0x0(v0)
     
128. #    cache    Index_Invalidate_I, 0x1(v0)
     
129. #    cache    Index_Invalidate_I, 0x2(v0)
     
130. #    cache    Index_Invalidate_I, 0x3(v0)
     
131.     beq    $0, $0, 1b
     
132.     addiu    v0, v0, 0x20
     
133. 1:
     
134. cache_flush_d2way:
     
135.     addu    v0, $0, a0
     
136.     addu    v1, a0, a2
     
137. 1:    slt    a3, v0, v1
     
138.     beq    a3, $0, 1f
     
139.     nop
     
140.     cache    Index_Writeback_Inv_D, 0x0(v0)
     
141.     cache    Index_Writeback_Inv_D, 0x1(v0)
     
142.     cache    Index_Writeback_Inv_D, 0x2(v0)
     
143.     cache    Index_Writeback_Inv_D, 0x3(v0)
     
144.     beq    $0, $0, 1b
     
145.     addiu    v0, v0, 0x20
     
146. 1:
     
147. cache_init_finish:
     
148.     nop
     
149.     jr    ra
     
150.     nop
     
151. 
     
152. cache_init_panic:
     
153.     TTYDBG("cache init panic\r\n");
     
154. 1:    b    1b
     
155.     nop
     
156.     .end    godson2_cache_init
     

复制代码

superio_init

1. 
   
2. LEAF(superio_init)
   
3. 
   
4.     PCICONF_WRITEW(PCI_IDSEL_VIA686B,0,4,7);
   
5.     /*positive decode*/
   
6.     PCICONF_ORB(PCI_IDSEL_VIA686B,0,0x81,0x80);
   
7.     PCICONF_WRITEB(PCI_IDSEL_VIA686B,0,0x83,0x80|0x1| 0x8);
   
8.     PCICONF_WRITEB(PCI_IDSEL_VIA686B,0,0x85,3);
   
9.     /* enable RTC/PS2/KBC */
   
10.     PCICONF_WRITEB(PCI_IDSEL_VIA686B,0,0x5A,7);
    
11. 
    
12.     SUPERIO_WR(0xe2,E2_S2|E2_S1|E2_EPP|E2_FLOPPY) /*enable serial and floppy */
    
13.     SUPERIO_WR(0xe3,0x3f0>>2) /*floppy base address*/
    
14.     SUPERIO_WR(0xe6,0x378>>2) /*parallel port*/
    
15.     SUPERIO_WR(0xe7,0x3f8>>2) /*set serial port1 base addr 0x3f8*/
    
16.     SUPERIO_WR(0xe8,0x2f8>>2) /*set serial port2 base addr 0x2f8*/
    
17.     SUPERIO_WR(0xee,0xc0) /* both ports on high speed*/
    
18. 
    
19.     PCICONF_WRITEB(PCI_IDSEL_VIA686B,0,0x85,1)
    
20.     jr ra
    
21.     nop
    
22. END(superio_init)
    

复制代码